PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-295098

(43)Date of publication of application: 26.12.1991

(51)Int.CI.

G11C 16/06 H01L 27/115 H01L 29/788 H01L 29/792

(21)Application number: 02-251712

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

25.09.1990

(72)Inventor: OUCHI KAZUNORI

TANAKA TOMOHARU

IWATA YOSHIHISA

ITO YASUO

MOMOTOMI MASAKI MASUOKA FUJIO

(30)Priority

Priority number: 02 82947

Priority date: 31.03.1990


Priority country: JP

(54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To decrease the threshold level distribution of a memory cell by applying a prescribed verification potential to a control gate of the memory cell in an EEPROM employing a memory transistor (TR) in which a charge storage layer and a control gate are laminated so as to confirm a data write state.

CONSTITUTION: Memory TRs M1 - M8 each of the charge storage layer and the control gate of which are laminated on a semiconductor substrate are connected in series and TRs S1, S2 are connected in series to form a NAND EEPROM cell. Then a prescribed verify potential is fed to a selected EEPROM cell in a memory cell array 2 from a control gate control circuit 6 to write the cell. and write information from a data latch circuit 5 via an I/O buffer 4 and readout information from a sense amplifier 1 are compared at a data comparator circuit 3 forming a verify control circuit, a threshold level of the EEPROM is confirmed and when the level is not reached to the threshold level. Rewrite is repeated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

• •:	,			
- 1				
	•			
				•

· application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑩特許出願公開

[©] 公開特許公報(A) 平3-295098

Solnt. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)12月26日

G 11 C 16/06

9191-5L G 11 C 17/00 7514-4M H 01 L 29/78

309 E 371 ×

審査請求 未請求 請求項の数 4 (全17頁)

劉発明の名称 不揮発性半導体記憶装置

②特 願 平2-251712

②出 願 平2(1990)9月25日

優先権主張 匈平 2(1990) 3 月31日 3日本(JP) 30 特願 平2-82947

@発 明 者 大 内 和 則 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

②発明者 田中 智 晴 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

@発 明 者 岩 田 佳 久 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑦出 顋 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江 武彦 外3名

最終頁に続く

明 細 書

1. 発明の名称

不揮免性半事体記憶装置

- 2. 特許請求の範囲
- (2) 半導体基板上に電荷書積層と制御ゲートが 積層形成され、電荷書積層と基板の間の電荷の授 受により電気的書替えを可能としたメモリセルが 複数個ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイと、

前紀メモリセルアレイのピット線に書込みデー

クを与えるデータ入力パッファおよびデータラッチ回路と、

前にメモリセルアレイのピッド線データを統出すセンスアンプ回路およびデータ出力バッファと、前にメモリセルアレイにデータ書込みを行った後に、書込み状態を確認するためのベリファイ電位を順次選択された制御ゲート線に印加してデーク統出しを行う制御ゲート制御回路と、

前記データラッチ回路とセンスアンプ回路の出力を比較してその結果を一時ラッチする機能を持つデーク比較回路と、

このデータ比較回路の出力により 書込み状態を確認して、書込み不十分のメモリセルに対して再書き込みを行う手段と、

を飼えたことを特徴とする不確免性半導体記憶袋 置。

(3) 半導体基板上に電荷蓄積層と制御ゲートが 数階形成され、電荷蓄積層と基板の間の電荷の授 受により電気的書替えを可能としたメモリセルが 複数個ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイと、

前記メモリセルアレイのピット銀方向の一方の 増部に設けられて、ペリファイ動作時に列アドレスに関係なく全てのピット線に対してセンス動作 と再書き込みすべきデータのラッチを行うデータ ラッチ兼センスアンプを有する第1のピット線制 御回路と、

前記メモリセルアレイのピット線方向の他方の 端部に設けられて、ベリファイ動作時に第1のピット線制調回路がラッチしているデータにより再 書き込みが行われた後、センスアンプとして動作 しセンスしたデータをそのまま再書き込み用デー タとしてラッチするデータラッチ兼センスアンプ を有する第2のピット線制御回路と、

前記メモリセルアレイにデータ書込みを行った 後に、書込み状態を確認するためのペリファイ電 位を順次選択された制御ゲート線に印加してデー 夕統出しを行う制御ゲート制御回路と、

を鍛えたことを特徴とする不揮発性半導体記憶装置。

たり型ウェル内に集積形成される。NANDセルのドレイン側は選択ゲートを介してピット線に接続され、ソース側はやはり選択ゲートを介してソース線(基準電位配線)に接続される。メモリセルの制御ゲートは、行方向に連続的に配設されてワード線となる。

このNANDセル型EEPROMの動作は、 のNANDである。でき込みの動作は、 ののである。では、 では、 ののであれたとりでは、 ののがは、 ののが、 ののが、 ののが、 ののが、 ののが、 ののが、 ののが、 ののが、 ののが、 ののでは、 ののでは、 ののでは、 ののでは、 ののでで、 のので、 の (4) 前記第1 および第2のピット線制御回路のデータラッチ兼センスアンプはCMOSフリップフロップであることを特徴とする請求項3 記載の不揮発性半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、電気的書替え可能な不振発性 半導体記憶装置(EEPROM)に係り、特に NANDセル構成のメモリセルアレイを有する EEPROMに関する。

(従来の技術)

EEPROMの一つとして、高集級化が可能なNANDセル型EEPROMが知られている。これは、複数のメモリセルをそれらのソース、ドレインを隣接するもの同士で共用する形で直列接続して一単位としてピット線に接続するものでかる。メモリセルは通常電積層と制御ゲートが接降されたFETMOS構造を有する。メモリセルアレイは、p型基板またはn型基板に形成され

電子注入が起こらず、従ってしまい値は変化せず、 負に止まる。この状態は"O"である。

データ消去は、NANDセル内のすべてのメモリセルに対して同時に行われる。すなわち全ての制御ゲート、選択ゲートをOVとし、ピット線よびソース線を浮遊状態として、p型ウェルおよび n型装板に高電圧2OVを印加する。これにより、全てのメモリセルで浮遊ゲートの電子がp型ウェルに放出され、しきい値は負方向にシフトする。

デーク統出し動作は、選択されたメモリセルの制御ゲートをOVとし、それ以外のメモリセルの制御ゲートおよび選択ゲートを電源電位Vcc、=5V)として、選択メモリセルで電流が流れるか否かを検出することにより行われる。

以上の動作説明から明らかなように、NANDセル型EEPROMでは、書込みおよび読出し動作時には非選択メモリセルは転送ゲートとして作用する。この観点から、書込みがなされたメモリセルのしきい値電圧には制限が加わる。たとえば、

"1" 書込みされたメモリセルのしきい値の好ましい範囲は、0.5~3.5 V程度となる。データ書込み後の経時変化、メモリセルの製造パラメータのばらつきや電源電位のはらつきを考慮すると、データ書込み後のしきい値分布はこれより小さい範囲であることが要求される。

(作用)

この様にして本発明によれば、1回のデータ書込み時間を短くして、データ書込みをその進行の程度をチェックしながら小類みに繰り返すことによって、最終的にデータ書き込みが終了したメモリセルアレイのしきい値分布を小さいものとすることができる。

(実 施 例)

以下、本発明の実施例を図面を参照して説明

(発明が解決しようとする課題)

以上のように従来のNANDセル型 EEPROMでは、データ各込みの際、メモリセルが転送ゲートとして作用することから制限される許容しまい値範囲に収めることが難しい、という問題があった。

本免明は、書込み状態のメモリセルのしきい値分布を小さくする事を可能としたNANDセル型のEEPROMを提供することを目的とする。

[発明の構成]

(環題を解決するための手段)

する。

第 1 図は一実施例におけるNANDセル型 EEPROMの構成を示している。図では、番地 選択を行うためのアドレスパッファおよび行。列 のアドレスデコーダ等は省略して、春込みベリフ ァイ動作に関係する部分の構成を示している。メ モリセルアレイ2に対して、データ書込みおよび 統出しを行うためにデータラッチ回路5およびセ ンスアンブ回路1が設けられている。これらセン スアンプ回路1 データラッチ回路5はデータ人 出力バッファ4につながる。制御ゲート制御回路 6は、メモリセルアレイ2の制御ゲート級にデー ク書込み、消去、読出しおよびペリファイの各動 作に対応して所定の制御信号を出力するものであ る。データラッチ回路5とセンスアンプ回路2は、 春込みベリファイ動作時には、列アドレス発生回 路7から出力される列アドレスにしたがってセン ス動作と再書き込みすべきデータのラッチを行う。 データ比較回路3は中はりベリファイ動作時、デ ータラッチ回路5にラッチされた書込みデータと、

特開平 3-295098(4)

第 2 図(a) (b) は、メモリセルアレイの一つのNANDセル部分の平面図と等価回路図であり、第 3 図(a) (b) はそれぞれれ第 2 図(a) の A ~A′およびB~B′断面図である。 素子分離酸化膜 1 2 で囲まれた p 型シリコン基板 (または p 型ウェル) 1 1 に複数のNANDセルからなるメモリセルアレイが形成されている。一つのNAND

セルに着目して説明するとこの実施例では、8個 のメモリセルMi~Miが直列接続されて一つの NANDセルを構成している。メモリセルはそれ ぞれ、基板11にゲート絶縁膜13を介して浮遊 ゲート14(14」、142、 …、14æ) が形 成され、この上に勝間絶縁襲15を介して制御ゲ ート16(16,,162, …,16 1)が形成 されて、構成されている。これらのメモリセルの ソース、ドレインである n 型拡 散層 1 9 は隣接す るもの同志共用する形で、メモリセルが直列接続 されている。 N A N D セルのドレイン側, ソース 倒には失々、メモリセルの浮遊ゲート、制御ゲー トと同時に形成された選択ゲート14。、16。 および14、。、16、。が設けられている。素子形 成された基板上はCVD酸化膜17により覆われ、 この上にピット線18が配設されている。ピット 銀18はNANDセルの一端のドレイン側拡散層 19にはコンタクトさせている。行方向に並ぶ NANDセルの制御ゲート14は共通に制御ゲー ト線CG」、CGュ、 …、CG a として配数され

ている。これら制御ゲート線はワード線となる。 選択ゲート14。、16。および14。。16。 もそれぞれ行方向に連続的に選択ゲート線SG。、 SG2 として配設されている。

第 4 図は、この様な N A N D セルがマトリクス 配列されたメモリセルアレイの 等価回路を示して いる。

第5図は、第1図の中のセンスアンプ回路1.
データラッチ回路5、データ比較回路3、出力バッファ8の部分の具体的な構成を示してH とアドレスのデータラッチ回路5は、ラッチ信号LATCH とアドレスのデータがラッチ回路本体LAにラッチされる。センスドレスのはカナンスの20路1は、センス制御信号SENSE とアドレスのコータをセンスして出力する。このセンスでする。テータをセンスして出力する。このセンスでする。テータと比較回路3によって比較され、ラッチ信号LATCHVによってラッチの高になる。

第6図は、第1図における制御ゲート制御回路 6の部分の具体的構成を示している。この制御回 路は、春込み時に選択ゲートに高電位Vppを与え る高電位供給回路21、同じく書込み時に非選択 の制御ゲートに中間電位VppNを与える中間電位 供給回路22、書込みベリファイ動作時にベリフ ァイ電位Vvgaを与えるベリファイ電位供給回路 23、および消去/統出し制即回路24により構 成されている。この様な回路が各制御ゲート級毎 に設けられる。高磁位供給回路21は、書込み信 号 VR!TE とアドレス a i の 論理をとるNANDゲ - ト G 、 に よ り 利 御 さ れ る E タ イ ブ , n チャ ネ ル のスイッチングMOSトランジスタQ 81とEタイ プ. pチャネルのスイッチング M O S トランジス タQP1、および出力バッファとなるEタイプ、p チャネルMOSトランジスタQp2を主体として概 成されている。MOSトランジスタQ E1とQ r1の 間、MOSトランジスタQァ」と高電位Vpp端子の 間には、それぞれスイッチングMOSトランダス タを高電位から保護するための n チャネルM O S

トランジスタQoi, Qozが設けられている。これ らの M O S トランジスタ Q o i , Q o z は D タイプ . nチャネルである。バッファ段MOSトランジス タQ n の上下にも同様に、Dタイプ、nチャネル MOSトランジスタQpg, Qpgが設けられている。 出力段にこの様にpチャネルMOSトランジスタ と D タイプ、 n チャネル M O S トランジスタを用 いているのは、高電位Vppをしきい値降下なく制 御ゲート級に供給するためである。とくにMOS トランジスタQp4は、他の回路から制御ゲート線 に正電位が供給された時にpチャネルMOSトラ ンジスタQpュのドレイン接合が順方向になるのを 防止する働きをする。中間電位供給回路22も、 高電位供給回路21と同様に、NANDゲート G₂ 、これにより制御されるEタイプ、 n チャネ ルのスイッチングMOSトランジスタ Q g z と E タ イプ. pチャネルのスイッチングMOSトランジ スタQps、出力バッファとなるEタイプ、pチャ キルMOSトランジスタQ pa、およびDタイプ。 n チャネルMOSトランジスタ Q ps~Q peにより

構成されている。

ペリファイ制御回路 2 3 は、ペリファイ信号 VERIFYと アドレス a ! の 論理を取る N A N D ゲート G 。 とその出力を反転するインバータゲート 1 · 、このインバークゲート 1 · により制御されてベリファイ電位 V vg x を糾御線に供給するためのスイッチング用の E タイプ、 n チャネルM O S

トランジスタ Q E a 、およびこの M O S トランジス タ Q E a と 制御ゲート線の間に設けられた保護用の D タイプ、 n チャネル M O S トランジスタ Q D I I により構成されている。

第7図は、ベリファイ制御回路23に与えられ るベリファイ電位 V ver の発生回路の構成例であ る。 ベリファイ 電位 V ver は、ベリファイ信号 VERIFYが入ったときに電影電位 V ccと接地電位の 間に設定された中間電位を出力して、第6図のベ リファイ電位供給回路23によって選択された制 御ゲート線に供給されるもので、この実施例では、 V ccと接地電位間に直列接続されたEタイプ。 n チャネルのMOSトランジスタQgnとQgτを主体 として構成されている。これらのMOSトランジ スタのゲートに所定のバイアスを与えるために、 抵抗R, ~R, の分圧回路が設けられている。原 理的にはこれらの分圧回路の端子Aに電視電や Vccを与えればよいが、それでは貫通電流が流れ ることになる。これを防止するためこの実施例で は、EタイプnチャネルMOSトランジスタQ ga.

第8図はベリファイ終了検知回路の構成例であ り、フリップフロップとNANDゲートおよびイ ンバータにより構成されている。

次にこのように構成されたEEPROMの動作を説明する。

データ書込みは、1ワード分のデータがデータラッチ回路5にラッチされ、そのデータによってピット線電位が制御されて「O"または"1°が書き込まれる。この時選択された制御ゲート線に高電位Vpp、それよりピット線側にある非選択制

御ゲート線に中間電位 V ppN が印加される。 気ん 図の制御回路では春込み信号VRITEが入力される。 即ち者込み信号 VRITE とアドレスa!, āi の益 理によって、高電位供給回路21または中間量や 供給回路22がオンとなって選択された制御ゲー ト線にVpp、非選択の制御ゲート線にVppNが印 加される。ピット報BLには、データ"1"書込 みの時は0∨、゜0゜書込みの時は中間電位が与 えられる。このデータ普込みのバイアス条件を保 持する時間は、従来の書込み法に比べて十分に短 いもの、例えば従来の1/100程度、具体的に は10μsec 程度とする。 *1 * が書かれたメモ リセルではしきい値が正方向にシフトし、゜0° が書かれたメモリセルではしきい値は負に止まる。 次に書込みベリファイ動作に入る。この実施例 においては、データ *1* が書かれたメモリセル のしきい値が所望の値に達しているか否かがチェ ックされる。この所望のしきい値はメモリセルの データ保持特性を考慮して決められるもので、例

えば 2、 5 V 程度である。この様なベリファイ動

作が書込みが行われた1ワード線のメモリセルに ついて行われる。第9図はそのペリファイ動作の タイミング図である。まずセンス信号SENSE が "H" レベルになり、センスアンプ回路2がイネ ープルとなる。この時列アドレス発生回路7によ り列アドレスalが入力され、データ出力線にデ ータが出力されて、データラッチ回路5のデータ がラッチ出力線に出力される。この者込みベリフ ァイ動作のサイクルでは、第6回の制御回路にべ リファイ信号 VERIFYと読出し信号 READが 同時に入 る。これらとアドレスai, ai との論理によっ て、選択された制御ゲート線には、ペリファイ釧 御回路23によって、Vccと接地電位の中間に投 定されたベリファイ電位 V vea - 2. 5 V が供給 される。それ以外の制御ゲート線には、消去/統 出し制御回路24のNANDゲートG,の出力が "L"レベルとなって制御ゲート線にVccが供給 される。この時選択ゲート線SG1、SG2は共 にVcc、ピット線BLもVccとなり、ソース線は OVとされる。これにより、選択されたメモリセ

ルが"1"者込みがなされたものであって、その しきい値が2.5Vを越えていれば、選択された メモリセルは非毋適となり、デーダ *1* が読み 出される。"1"書込みがなされたがしきい値が 2. 5 V に違していない場合には、選択されたメ モリセルは導過するから、データ"0"として疑 み出される。そして、書込みデータとベリファイ 動作により流み出されたデータとは、データ比較 回路3によって比較されて、ラッチ信号LATCHVが "L" レベルが "H" レベルになることにより、 比較結果がラッチされる。すなわち読み出された データが"1"であれば、これは比較回路3内の インパータ31で反転してデータラッチ回路4か らの書込みデータ °1° とともにNANDゲート 32に入り、インパータ33によって審込みデー タが "1" であれば、"0" となってラッチ回路 34にラッチされる。書込みデータが"1"であ るが書込みが不十分で"0"と読み出された場合 には、ラッチ回路34には"1"としてラッチさ れる。者込みデータが"0"の場合には、放み出

されたデータの如何に拘らず、 °0° として比較回路 3 内のラッチ回路 3 4にラッチされる。以上のデータ比較回路 3 でのラッチ データの様子を表~1 にまとめて示す。

表 - 1

データラッチ回路のデータ	1	1	0	0
センスアンプ回路出力	1	0	1	0
データ比較回路出力	0	1	0	0

データ比較回路3の出力が一つでも"1"となっても場合には、ペリファイ終了検知回路9かがに対象の内容ではあるではある。すなわち第8回ではあって、書込みペリファイ信号¥-VERIPYにより回りでは、データ比較回りでは、データ比較回りでは、アータ比較信号が"〇"、したが、ペリファイ終了信号は"〇"出力であり、、なのファイが終了していない事を示す。全ビットなの

表 - 2

	消去	書込み	書込み 0 "	客込みベリファイ
ピット線		IOV	OV	5 V
SG,	av	101	V01	5 V
CG,	OV	107	10V	5 V
CG ₂	OV	20V	20V	2.5V
CG,	07	107	107	57
CG.	07	TOA	107	57
CG,	οv	107	100	5V
CG.	٥٧	10V	104	5 V
C G ,	07	1 0 Y	¥0.t	5¥
CG.	OV	LOV	TOA	5 Y
SG,	av	OV	OV	5∀
ソース線		OV	av	yo
基板	20V	θV	0٧	Ο¥

データ統出し動作は、従来と同様である。

以上のようにこの実施例によれば、データ書込み時、1回の書込み時間を短くして書込みが不十分なメモリセルに対しては再度書込みを行うという操作を繰り返す。これによって、従来のように1回の書込み動作で確実に"1"データを書き込

データ比較が終了すると、データ比較終了信号が *1*になるが、ベリファイが終了しないと信号 Dour Vが"H"レベルになる事によって、デー 夕比較回路3のデータが再度データバッファ8を 介し、データ入力権を介して新しいデータとして データラッチ回路5にラッチされる。上の表から 明らかなように、書込みが不十分であったアドレ スについてのみ ゚1゚ データが再度ラッチされ、 これよって再度"1"データ客込み動作が繰り返 される。そして再度ペリファイ動作を行い、「1. 者込み不十分のメモリセルがなくなると、データ 比較回路3に1個も「1°が現れなくなり、フリ ップフロップは"0"にセットされたままになっ て、データ比較終了信号が"1"になったときに、 ベリファイ終了検知回路9が終了信号を出力して、 データ書込み動作終了となる。

以上の各動作モードでの各部の電位関係をまとめて、表ー2に示す。ここでは書込みおよび書込みベリファイ時制御ゲート線CG。が選ばれた場合について示している。

む場合の製造プロセス等のはらつきに起因する過剰な普込み、すなわち1、データのしきい値が不必要に高くなることが防止され、"1、データが書き込まれた全メモリセルのしきい値のはらつきを小さいものとすることができる。この結れ、非選択のメモリセルが転送ゲートとして働くなる。

第10図は本発明の別の実施例のNANDセル型EEPROMの要部構成である。メモリセルアレイ31は、第1図の実施例のメモリセルルフィ1と同様の構成を有する。このメモリセルルフィイ31に対して、従来と同様にアドレス・ダ34に対して、グラムデコーダ33、カラムデコーダ34ので、カラムデコーダ34の調子ートの表が設けられている。制御ゲート消費を表している。制御ゲート消費を表しています。12の対象に応じて所定の制御が一ト、制御回路6と同様である。

先の実施例と異なるのは、メモリセルアレイ 3.1の上下すなわちピット銀方向の両端にそれぞ れセンスアンプ兼テータラッチを含む第1のピッ ト線制御回路38と第2のピット線制御回路39 が設けられていることである。第1のピット級制 **御回路38は、春込みベリファイ時には、列アド** レスに関係なく全てのピット銀に対してセンス動 作と再書き込みすべきデータのラッチを行う。第 2のピット線制御回路39も同様に、書込みべり ファイ時には、列アドレスに関係なく全てのビッ ト線に対してセンス動作と再書き込みすべきデー タのラッチを行う。ベリファイ動作時のこれら二 「つのピット線制御回路38,39の関係は次の通 りである。第1のピット線制御回路38がラッチ しているデータによってメモリセルアレイ31に 復込みが行われた後、第2のピット線制御回路 39がセンスアンプとして動作してセンスしたデ ータをそのまま再書き込み用データとしてラッチ する。次に第2のビット線制御回路39がラッチ しているデータによってメモリセルアレイ31に

各込みが行われる。その後今度は第1のピット線 制御回路38がセンスアンプとして動作してセンスしたデータをそのまま再客き込み用データとしてラッチする。この様なベリファイ客込み動作を繰り返し行う。

第1、第2のピット線制御回路38、39部分の具体的な構成を第11図に示す。第1のピットは制御回路38は、センスアンプ繋データラッチとして、Eタイプ、ロチャネルのMOSトランジスタQ Eis 、Q Sie によって、サースののようなでは、アフロップで有は、チャルののストランジスタQ Diz 、アネルののストランジスタQ Diz 、アネルンのようなけられている。これのクトランジスタQ Diz 、アネルンのようなけられている。Eタイプ、バティンは、アカルのSトランジスタQ Eio 、Q Eii はによってはれるカラム選択信号CSLi により選ばれるカラム選択信号CSLi により選ばれるカラム選択信号CSLi により選ばれるカラム選択信号CSLi により選ばれるカラム選択信号CSLi により選ばれるカラム選択信号CSLi によって

オン、オフし、入出力線とこのセンスアンプ兼デ - タラッチとの間のデータの転送を制御するため のものである。 Eタイプ、 nチャネルのMOSト ランジスタQ E12 , Q E13 , Q E14 は C M O S フ リップフロップのリセット用であり、ソースが共 通に(1/2) V ccに接続されたMOSトランジ スタQm12、 Qm1 、によってフリップフロップの ノードを (1 / 2) V ccにリセットする働きを有 する。Eタイプ、nチャネルのMOSトランジス タOzy,は、CMOSフリップフロップのノード とピット線の接続をオン、オフするトランスファ ゲートである。Eタイプ、nチャネルのMOSト ランジスタQ ela 、 Q ele は、客込みベリファイ 動作時にCMOSフリップフロップのデータ内容 に応じてピット線に電荷を供給する回路を構成し ている。Dタイプ、nチャネルのMOSトランジ スタロッ, とEタイプ、ロチャネルのMOSトラ ンジスタQPι。は、データ統出し時にピット線を プリチャージする回路であり、ここでMOSトラ ンジスタQmiはデータ書込み時にピット線に与 えられる高電位 V ppN (~10V) が M O S トランジスク Q pio に印加されないように設けられている。 E クイブ、 n チャネルの M O S トランジスタ Q pio は、データ 消去時にピット 級に印加される高電位 V pp(~20V) が第1のピット 級御回路 3 8 内に転送されるのを防止する働きをする。これら M O S トランジスタ Q pio と Q pio を の の を 放 しているのは、 耐圧を上げるためである。

これら第1、第2のピット線制御回路38.39の間には、第10回に示したようにメモリセルアレイ31が配置されるが、これらの間にできると、メモリセルアレイの中途でEをクイブ、nチャネルMOSトランジスタQ & 22 1 にこか割されたピット線 B L 1 と B L 2 の長さにでけるれたピット線 B L 1 と B L 2 の長さににけるが、 B L 1 : B L 2 = 3 : 2 と する。この比別別比は読出し時のピット線プリチャージ電位が3 V となる。

次にこのように構成されたEEPROMの動作を説明する。

まずデータ書き込みに先立って全てのメモリセルのデータ消去を行う。データ消去的は全ての制御線(ワード線)CGにOVが与えられる。すなわち第6図に示す制御回路において、消去/統出し制御回路24に消去信号ERASE が入り、これによりMOSトランジスクQェ」がオンになって制御ゲート線CGiがOVとされる。この時選択ゲー

ト親SG:、SG:も同様にOVとされる。そしてピット録およびソース線をフローティング基をして、メモリセルアレイが形成されたp型高電丘 Vppが印加されるので、第世・ト線が印加されるので、第一ティングで高電位 Vppが印加されるので、第二日 位 Vppが第1.第2のピット線制御回路38,39に転送されないようにする。ことにより、全の別えば、10m sec の間保つことにより、そのメモリセルで浮遊ゲートから電子が放出され、しきい値が負の。〇、状態になる。

データ書込みは、まず1ワード分のデータが第 1のピット線制御回路38内のセンスアンプ来データラッチにラッチされる。すなわち入力されたデータはデータ入出力バッファから入出力線に転送され、アドレスによりカラム選択信号CSL1が選ばれて"丑"レベルとなり、第1のピップにラッチされる。第11図において、データがラッチ

されるまでは、信号 o PD. o VD d V ccである。 その後、 o PD. o VD. FPSD. ERPH, o BEを高電位 V ppM とすることで、ビット線にはデータご1° のときは O V、 O o ときは V ppM が与えられる。

この時選択された制御ゲート線に高電位 V pp、に高電ケート線側にある非選択を開始を非選択を開始を表現を開始を表現を開始した。 ののののののののののののでは、 pp M が明知を表現して、 pp M が明知を表現して、 pp M が明如ののでは、 pp M が明如のでは、 pp M が明れたののでは、 pp M が明れたののでは、 pp M が明れたののでは、 pp M が明れたののでは、 pp M が明れた。 にはは を pp M が正しまる。

次に書込みベリファイ動作に入る。この実施例

においては、データ "1" が書かれたメモリセルのしきい値が所望の値に達しているか否かがチェックされる。この所望のしきい値はメモリセルのデータ保持符性を考慮して決められるもので、例えば 2 . 5 V 程度である。この様なベリファイ動作が普込みが行われた 1 ワード線のメモリセルについて行われる。

レベルになると、 "O" データのときのみピット 線が V cc - V thに ブリチャージされる。 この後、 FFSDを "H" レベルとして、 "O" データのときは ピット線を V cc - V th, "1" データのときは ピット線を O V とする。 その後、 øwo, øpo, FFSD, øseを V ppN として、 "O" データのとき ピット線を V ppN - V th、 "1" データのとき ピット線を O V とする。 ワード線は前述のように所 望の値に設定され、書込みが終了する。

書込みが終了すると、信号 ø VD. ø PD. ø BE は V cc、FFSDは O V となる。またリセット信号 RESET が "H" レベルとなり、ピット様は O V に リセットされる。

続いてベリファイ動作に入る。先ず、信号 ø BE が "L" レベルとなり、ビット線 B L 2 が フローティングとなる。そして信号 PRE が "H" レベルになり、ビット線 B L 1 は V ccに 充電される。次に信号 PRE と RESET が "L" レベルになり、 ø BEが "H" レベルになって、ビット線 B L 1 、B L 2 は (3 1 2 5) V cc (~3 V) のフローティ

ングとなる。また信号PRE とRESET を "L" レベ ルにすると同時に、信号φnuとφpuを(1/2) V ccとし、続いて信号 ø Ellを 『日』 レベルとする と、第2のピット線制御回路39内のCMOS フリップフロップのノードN3. N 4 の電位は (1/2) V ccとなる。そして信号 ø EUを "L" レベルとし、FPSUを "H" レベルとする。このと きヮード線は前述のように所望の電位となり、選 択された制御ゲートはVves となり、メモリセル のしきい値がこれより低いとピット線の電位は下 がっていく。つまり、"1" データを書き込んだ 後にメモリセルのしきい値が V vex より低い状態、 言い換えれば書込み不十分の状態であれば、ビッ ·ト線の電位は(1/2) V ccより下がり、後の再 書き込みの動作で"1"が書かれる。また"0" データを書き込んだ後であれば、当然ビット報の 電位は下がる。これでは再書込み時に誤って"1" が書かれるので、ワード線をOVとした後、信号 PVD を "H " レベルとする。 "O " データが第2 のピット線制御回路39にラッチされている場合

のみピット線は再充電される。このときのピット 線は、 「1 ・データを書き込んだ後にそのメモ リセルのしきい値が V ver より低いときのみ、 (1 / 2) V ccより低くなるようにされている。 この時、ノードN3 は(1 / 2) V ccより高いか 低いかが決まっており、ノードN4 は(1 / 2) V ccである。そして信号PVD を "L レベルと」 は号FFSUを L レベルとする。これによりノードN3、N4 はフローティング状態になる。 状態で信号 ø nuを O V、信号 ø puを V ccとする。 ノードN3、N4 の電位きの大小がセンスされ、 そのデータはそのままラッチされる。このラッチ されたデータが再巻き込みのデータとなる。

第1のピット線制御回路38と第2のピット線 制御回路39は基本的に同様の回路であるから、 同様の動作をする。つまり再書き込みは第2のピット線制御回路39から行われ、そのベリファイ 読出しは第1のピット線制御回路38で行われる。 以上の動作が段返し、例えば128回行われて、 ベリファイ動作は終了する。

第13回は、データ説出し動作のタイミング図 である。アドレスが入ると先ず、信号すBEが"L" レベルとなり、第2のピット級制御回路39側の ・ビット級BL2 がフローティングとなる。 続いて 信号PRE が"H" レベルとなり、ピット練BL1 が V ccにプリチャージされる。そして信号PRE と RESET が "L" レベル、 φ PD, φ nDが (1/2) V ccとなり、その後信号φBEが "Ⅱ" レベルにな って、ピット線BLI , BL2 は(3/5) V ec にプリチャージされる。また信号 ø EDが ° H ° レ ベルになって、第1のピット級制御回路28側の ノードN1,N2が(1/2) V ccになる。統い て、信号 o EDが "L" レベルになる。そして信号 PYSDが "I" レベルになると同時にワード線が前 述のように読出し時の電位に設定されると、セル データが * 0 * のときピット線は電位が下がり、 "1"データのときはピット線電位は変わらない。 このピット線電位はノードNIに転送され、信号 FFSDが「L」レベル、 φ PDが V cc、 φ nDが O V と なることにより、第1のピット線料御回路38の

表 - 3

C M O S フリップフロップによりセンスされる。 続いて信号RESET が "H" レベルとなってピット 級はリセットされる。そしてアドレスにより選択 されたカラム選択信号 C S L i が "H" レベルに なってデータはデータ入出力線 I / O . I / O に 転送され、入出力パッファ 3 5 から出力される。

以上の各動作モードでの各部の電位関係をまとめて、表一3に示す。ここでは書込みおよび書込みペリファイ時制御ゲート級CG2が選ばれた場合について示している。

	消去	書込み 1	書込み *0*	書込みベリファイ	統出し
ピット線		Ο¥	107	37	37
SG.	OY	107	104	5 Y	5¥
CG,	07	LOV	104	5V	5V
CG,	OV	207	20V	2.5V	OV
CG,	ov	107	100	5 V	· 5V
CG.	OV	10V	TOA	5V	5V
CG,	Ο¥	10V	107	5 V	5¥
CG.	OV	107	LOV	5V	5V
CG.	οV	107	10V	57	5¥
CG.	οv	TOA	10V	5V	5 V
CG,	qy	TOA	107	5V	5 V
CG,	OV	107	104	5V	5¥
CG.	OV	108	104	5V	5¥
CG,	OV	TOA	10 V	5V	5V
CG.	OV	107	107	SV	5¥
SG ₂	ov	ov	OV	5V j	5V
ソース線		OV	øv	04	OV
基板	20V	OV	ov	ΟΥ	αv

なお実施例では、ベリファイ動作でのしきい値評価基準を2.5Vとしたがこれは許容しきい値分布との関係で、他の適当な値に役定することが

できる。1回の書込み時間についても同様であり、 例えば最終的なしきい鏡分布をより知らいものと するためには、1回の書込み時間を繰り返すよう にすればよい。また実施例では、トンル注入を 利用したNANDセル型EEPROMについ方式 明したが、ホットエレクトロン注入等他の方式 を利用するものであっても、NANDセル型の EEPROMであれば本発明は有効である。

その他本発明は、その趣旨を逸脱しない範囲で 程々変形して実施することができる。

[発明の効果]

以上述べたように本発明によれば、書込みベリファイ制御を行うことにより、1回のデータ書込み時間を短くして、最終的に書き込まれたメモリセルのしきい値分布を小さいものとして信頼性向上を図ったNANDセル型のEEPROMを提供することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例のEEPROMの構

成を示す図、

第2図(a) (b) はそのメモリセルアレイの一つのNANDセルの平面図と等価回路図、

第3図(a) (b) はそれぞれ第2図(a) のA — A′およびB — B′断面図、

第4図はメモリセルアレイの等価回路図、

第5 図および第6 図は第1 図の要部構成を具体 .的に示す図、

第7四はベリファイ電位発生回路を示す図、

- 第8図はベリファイ終了検知回路の構成例を示 5 図、

第9図はベリファイ動作を説明するためのタイミング区、

第10図は他の実施例のNANDセル型 EEPROMの要那構成を示す図、

第3 1 図はそのピット線刺御回路の具体的構成例を示す図、


第12図は書き込みおよびベリファイ動作を説明するためのタイミング図、

第13図は銃出し動作を説明するためのタイミ


ング図である。

1 …センスアンプ回路、 2 …メモリセルアレイ、
3 … データ比較回路、 4 … 入出力バッファ、
5 … データラッチ回路、 6 … 制御ゲート制御回路、
7 … 列アドレス発生回路、 8 … ベリファイ終了 検知回路、 3 1 … メモリセルアレイ、 3 2 … アドレスバッファ、 3 3 … ロウデコーダ、 3 4 … カラムデコーダ、 3 5 … データ入出力バッファ、
3 6 … 基板電位制御回路、 3 7 … 制御回路、 3 8 … 第 1 のビット線制御回路、
3 9 … 第 2 のビット線制御回路。

出职人代理人 弁理士 鈴 江 武 彦





第 2 图




新 1 図


特開平3-295098(18)








第 3 図




















第 9 图



第 11 図





第 13 図

第1頁の紀	売き			
®Int₋C	1. ⁵		識別記号	庁内整理番号
H 01 L 27/115 29/788 29/792				
	23/132			8831-4M H 01 L 27/10 4 3 4
@発 明	者 伊	藤	寧夫	
60 PK PPD		~~	141	研究所内
@発 明	者百	富	正樹	神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内
@発明	者一舛	网	富士雄	神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内